ニュース
電子
作成日：2009年6月18日_記事番号：T00016056
ＴＳＭＣ、28ナノ低電力技術の開発に成功
台湾積体電路製造（ＴＳＭＣ）は17日、32ナノメートルでのデュアル／トリプルゲート酸化膜プロセスを用いたシリコンゲート酸化膜（ＳｉＯＮ）／ｐｏｌｙ技術をさらに微細化した、28ナノ低電力技術の開発に成功したと発表した。18日付工商時報が伝えた。
この研究成果は、京都で開催されている2009ＶＬＳＩシンポジウムで、論文として発表された。同論文はまた、この技術を用いて生産した64メガビット（Mb）ＳＲＡＭは、高い歩留まり率を実現し、ビットセルは0.127平方マイクロメートル（μm2）と高い競争力を備えると説明している。
工商時報によると、ＴＳＭＣは既に、携帯電話用チップのクアルコムやグラフィックチップのエヌビディア（NVIDIA）とともに28ナノメートルプロセス技術で協力を進めているもようだ。
