ニュース
電子
作成日：2010年7月30日_記事番号：T00024351
パワーテック、ＴＳＶ技術採用の封止工場設置へ
半導体メモリのパッケージング・テスティング（封止・検査）、力成科技（パワーテック・テクノロジー、ＰＴＩ）の蔡篤恭董事長は29日、３次元実装技術、ＴＳＶ（シリコン貫通電極形成）技術を採用したＩＣチップの封止工場を新竹に設置する計画を明らかにした。年末に着工、来年の竣工、設備搬入を経て、2013年に量産を開始したい考えだ。投資額は先進製造プロセス実験室と合わせて3,000万米ドルの予定。30日付経済日報などが報じた。
パワーテックは６月に、ＤＲＡＭのエルピーダメモリ、ファウンドリーの聯華電子（ＵＭＣ）とＴＳＶ技術で提携しており、今回は同技術に関する初の具体的な計画発表となった。
なお同日、パワーテックが発表した第２四半期売上高は、前期比7.4％増の92億8,700万台湾元（約250億円）、純利益は同12％増の19億8,600万元だった。上半期売上高は、前年同期比36.7％増の179億3,600万元で、純利益は同101.4％増の37億5,900万元。
下半期については、今年の設備投資計画を従来の90億元から120億元へ上方修正して生産能力を増強することで、第３、第４四半期ともに前期比５～７％の増収を見込む。通年売上高は前年比25％増の375億元に達する見通しだ。
