台湾積体電路製造（ＴＳＭＣ）は26日、28ナノメートル製造プロセスに対応する設計インフラストラクチャーが完成し、同プロセスを使った89件の設計案件がテープアウトしたことを明らかにした。27日付工商時報が伝えた。
同社の設計インフラは、自社技術だけでなく他社が持つ技術やアイデアを組み合わせて、革新的な商品を開発する「オープン・イノベーション・プラットフォーム」上に構築された。
同社はこのほか、近く米サンディエゴで開かれるデザイン自動化会議（ＤＡＣ）で、顧客向けの設計支援ツール「レファレンス・フロー12.0」と「アナログ／混合信号（ＡＭＳ）レファレンス・フロー2.0」を発表する。
ＴＳＭＣは28ナノメートルプロセスの導入に際し、初めてゲートラスト方式を採用したほか、高誘電率膜／金属ゲート（ＨＫＭＧ）技術も初めて導入した。また、携帯デバイスやタブレット型パソコン向けに高効率、低電力消費の新プロセスを開発し、コア電圧を0.9ボルトまで下げることに成功した。
ＴＳＭＣは既に28ナノメートル製造プロセスによる量産を開始しており、第３四半期から利益貢献が見込まれる。
