ＤＲＡＭ大手のエルピーダメモリは30日、パッケージング・テスティング（封止・検査）大手の力成科技（パワーテック・テクノロジー、ＰＴＩ）およびファウンドリー大手の聯華電子（ＵＭＣ）と、28ナノメートルを含む先端技術向けの３次元実装技術、シリコン貫通電極（ＴＳＶ）技術に関する共同開発とビジネス協力について、正式に契約を結んだと発表した。31日付電子時報が伝えた。
今後３社は、パワーテックのアセンブリ技術、エルピーダのＤＲＡＭ技術、ＵＭＣのロジックファウンドリー技術の強みを生かし、ワンチップソリューションを推進する。
なお、３社は既にエルピーダ広島工場でＴＳＶ製品の共同開発を進めており、今後はＴＳＶ via−filling技術とウエハー薄加工技術を日本で開発し、ＴＳＶチップ積層と組み立て、テスト工程はＵＭＣとパワーテックの施設で行う予定。
パワーテックによると、開発したＴＳＶ製品の量産開始は2012年を予定している。同社は、今回の提携でコスト競争力や歩留まり率の向上が期待でき、３次元チップ市場への早期参入に有利としている。
