聯華電子（ＵＭＣ）は12日、米半導体設計・ＩＰ（知的財産）企業、シノプシスの半導体ＩＰソリューション「デザインウェア」を、ＵＭＣの28ナノメートルＨＬＰポリシリコンゲート・シリコン酸窒化ゲート絶縁膜（Poly・SiON）製造プロセスに応用すると発表した。13日付電子時報が報じた。
シノプシスは同プロセスを用いた組み込み型メモリー、ロジックライブラリーの開発を見込んでいる。発表時期は来年第２四半期を見込む。
両社によると、28ナノメートルＨＬＰ製造プロセスは、これまでのコスト競争力を保ちながら、他社のPoly・SiON製造プロセスに比べ、性能の向上とエネルギー消費量の低減を実現したのが特徴だという。
両社は「今回の提携で半導体設計者は、ＳｏＣ（システム・オン・チップ）の高速化、低電力化が図れるようになる」と説明した。
ＵＭＣとシノプシスは0.18マイクロメートル製造プロセスを皮切りに、既に40ナノメートル、55ナノメートル製造プロセスまで協力関係を構築している。
