複数のチップを垂直方向に積層した３次元（３Ｄ）ＩＣの普及が見込まれる中、パッケージング・テスティング（封止・検査）業界大手が、３次元ＩＣに続々参入している。
23日付経済日報によると、日月光半導体製造（ＡＳＥ）は、既に28ナノメートル製造プロセスで2.5次元（2.5Ｄ）の封止・検査技術を導入しており、今年下半期から３次元ＩＣの受け入れ体制を整え、来年に稼働を開始する。
矽品精密工業（ＳＰＩＬ）は３次元ＩＣなどの封止・検査拠点とするため、中部科学工業園区（中科）に５ヘクタールの土地取得を申請した。力成科技（パワーテック・テクノロジー、ＰＴＩ）は、３次元ＩＣの重要技術であるシリコン貫通電極（ＴＳＶ）技術による生産ラインを整備し、来年にも量産を開始する。
業界では、台湾積体電路製造（ＴＳＭＣ）が自ら20ナノプロセスで３次元ＩＣの封止・検査に参入する方針を固めたため、業界各社に影響が出るのではないかとの見方もあった。
しかし、業界関係者は「ＴＳＭＣが参入するのはアップルなど特定顧客向けで、多くの顧客は封止・検査もＴＳＭＣに縛られることを望んでおらず、既存業者による展開が求められている」と指摘した。
