米半導体メーカーのアルテラは６日、台湾積体電路製造（ＴＳＭＣ）が来年上半期にテスト生産開始を予定している20ナノメートル製造プロセス、および同社のCoWoS（Chip on Wafer on Substrate）プロセスを採用したＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）と、ユーザーがカスタマイズ可能なＡＳＩＣ（特定用途のために設計、製造されたＩＣ）「HardCopy ASIC」や、メモリ、サードパーティ製ＡＳＩＣ、光インタフェースなど多様な技術を混在させることができるヘテロジニアス３次元（３Ｄ）ＩＣを製造すると発表した。７日付工商時報によると、早ければ来年下半期に量産に入る見通しだ。
なおアルテラは、単一デバイスにＦＰＧＡとＡＳＩＣを統合することができる、業界で唯一の企業だと強調している。
またアルテラは、「20ナノデバイスでＦＰＧＡとHardCopy ASICまたはサードパーティ製ＡＳＩＣを統合させることで、どの28ナノ製品よりも10%優れたシステム統合を誇る単一デバイス・ソリューションを提供できるようになる」と説明した。
