台湾積体電路製造（ＴＳＭＣ）は17日、同社が開発したチップ設計用のオープン・イノベーション・プラットフォーム（ＯＩＰ）で、シリコン検証済みのリファレンスフロー３種類を発表した。
発表されたリファレンスフローは、▽16ナノメートル製造プロセスの立体構造トランジスタ（FinFET）デジタル・リファレンスフロー▽16FinFETカスタム・デザイン・リファレンスフロー▽３次元（３Ｄ）ＩＣリファレンスフロー──の３種類。
それぞれ取引先企業が16FinFETプロセスによるシステム・オン・チップ（ＳｏＣ）や３Ｄスタッキング（積層）パッケージングの設計を支援するものだ。ＴＳＭＣは既に大手の設計自動化（ＥＤＡ）業者と協力して検証作業を進めている。
ＴＳＭＣの侯永清副総経理（研究開発担当）は「今回の画期的なサービス内容は、ＴＳＭＣとＯＩＰの提携企業にとって、大きなマイルストーンになる」と述べた。
