国家実験研究院（国研院）は３日、中央研究院の胡正明院士が率いる「国家ナノデバイス実験室」の研究チームがこのほど、従来の立体構造トランジスタ（FinFET）よりも同じ面積に20％多いトランジスタを配置できる技術を開発したと発表した。国研院は早期に台湾積体電路製造（ＴＳＭＣ）などに技術移転し、地場メーカーの競争力向上に役立てたい考えだ。４日付電子時報が報じた。
新技術は、電流の大小に応じ、チップの限られた面積の利用を最適化することに成功した。
現在量産化されているFinFETの最新製造プロセスは、１平方センチメートルに１億個のトランジスタを配置可能だが、今回開発された新技術では、さらに2,000万個のトランジスタを組み込むことができ、製造コストを従来より20％削減することが可能になる。
