台湾積体電路製造（ＴＳＭＣ）はこのほど、顧客とＩＣ設計などで全面的な提携を進めるオープン･イノベーション・プラットフォーム（ＯＩＰ）を通じて、米半導体設計・ＩＰ（知的財産）企業、シノプシスと16ナノメートル製造プロセスの立体構造トランジスタ（FinFET）技術で提携したほか、設計自動化（ＥＤＡ）大手、米ケイデンス・デザイン・システムズと同社のデジタル設計ツールを16ナノFinFETによるクアッドコア（４コア）プロセッサー設計に導入することで提携を結んだ。６日付電子時報が報じた。
シノプシスは、同社の設計ソリューションが既にＴＳＭＣの16ナノFinFETプロセス設計規則、デザインルール・マニュアル（ＤＲＭ、バージョン0.5）の認証を取得したと表明。今後カスタマイズ設計の強化に貢献する見通しだ。
またケイデンスのデジタル設計ツールは、ＴＳＭＣの16ナノリファレンスフローに導入して、ＡＲＭのCortex-A15プロセッサの検証に利用され、顧客の設計能力を大幅に向上させると見込まれている。
