４日付電子時報によると、ファウンドリー最大手の台湾積体電路製造（ＴＳＭＣ）は今年、同社が開発した統合ファンアウト型ウエハーレベルパッケージ（InFO-WLP）技術の導入を計画していたが、これを2016年に１年先送りするとの観測が出ている。同時期に見込まれる16ナノメートルFinFET（ＦＦ、立体構造トランジスタ）製造プロセスによる本格的な量産開始と足並みをそろえることで、ライバルのサムスン電子に打撃を与え、アップルの次々世代プロセッサー「Ａ10」受注を狙う考えとされる。
ＴＳＭＣは３次元ＩＣ（３ＤＩＣ）分野において、まず2.5次元（2.5Ｄ）封止技術であるCoWoS（Chip on Wafer on Substrate）を導入したものの、コストの高さから採用はザイリンクスのみにとどまった。このため、20ナノ以降のプロセスに低コストなInFO-WLP技術を導入することで顧客の採用意欲を高める方針とされていた。
しかしアップルの次世代プロセッサー「Ａ９」について、生産の大部分がサムスンに委託されるとの観測が出る中、ＴＳＭＣはInFO-WLP技術と16ナノFinFETプロセスを一挙に打ち出すことで「Ａ10」での受注奪還を目指すもようだ。
