ファウンドリー最大手の台湾積体電路製造（ＴＳＭＣ）は来年、同社が開発した先進パッケージング・テスティング（封止・検査）技術、CoWoS（Chip on Wafer on Substrate）および統合ファンアウト型ウエハーレベルパッケージ（InFO-WLP）を利用した本格的な生産を開始する予定で、同年売上高に３億米ドルの貢献をもたらすと予測されている。12日付工商時報が報じた。
ＴＳＭＣは2012年、ウエハーレベルパッケージ市場での事業展開に着手。特に３次元ＩＣ（３ＤＩＣ）市場の発展を好感し、CoWoS技術の研究開発（Ｒ＆Ｄ）、および生産能力の構築を進め、シリコンインターポーザやシリコン貫通電極（ＴＳＶ）技術を開発。生産チェーンを統合し、今年既に量産に入っている。
これまでCoWoS技術はＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）大手、ザイリンクスとアルテラでの採用にとどまっていたが、このほどエヌビディアやアバゴ・テクノロジーズなどからの受注も決まり、来年から量産が始まる見通しとなっているという。
なおＴＳＭＣが８日に発表した９月の連結売上高は前月比3.8％減、前年同月比13.8％減の645億1,400万台湾元（約2,400億円）。第３四半期通期では前期比3.4％増の2,125億500万元となった。
