ファウンドリー最大手、台湾積体電路製造（ＴＳＭＣ）は2018年下半期に７ナノメートル製造プロセスで量産を開始するとみられている。米ザイリンクスがＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）チップを16ナノプロセスで量産しているが、次世代チップは10ナノプロセスを飛ばして７ナノプロセスを採用すると表明していることなどから、ＴＳＭＣは７ナノプロセスの研究開発（Ｒ＆Ｄ）を加速するとの見方だ。16日付工商時報が報じた。
ＴＳＭＣの次世代10ナノプロセスは、16ナノ立体構造トランジスタ（FinFET）プラスと比べ、チップの密度が2.1倍となり、20％の性能向上、40％の省エネが可能だ。今年第４四半期に顧客の認証取得手続きを開始し、来年第１四半期からテープアウト（設計完了）、16年末～17年初めに量産する予定だ。
しかし業界では、10ナノは顧客の需要を満たすほど性能が向上せず、20ナノと同様に過渡期の製造プロセスとなり、７ナノプロセスの方がライフサイクルが長くなると予測されている。ＴＳＭＣは、新竹科学工業園区（竹科）12インチ工場「Fab12」、中部科学工業園区（中科）「Fab15」に10ナノプロセス工場を設立しているが、その９割が７ナノプロセスにも対応する。
