ファウンドリー最大手、台湾積体電路製造（ＴＳＭＣ）は先ごろ、第４世代となるCoWoS（チップ・オン・ウエハー・オン・サブストレート）パッケージング・テスティング（封止・検査）技術による量産が2019年に可能となるとの見通しを示した。先進封止・検査技術を組み合わせることで、ファウンドリー業務においてサムスン電子、インテルに対するリード拡大を図る。26日付電子時報が報じた。
業界関係者によると、ＴＳＭＣのCoWoS技術は主に高性能計算（ハイパフォーマンスコンピューティング、ＨＰＣ）用チップをターゲットとしている。既に米国のＧＰＵ（グラフィックスプロセッサー）やＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）チップメーカー、中国のＩＣ設計最大手に採用されているほか、最終製品のメーカーにファウンドリーから先進の封止・検査までを組み合わせたサービスを提供している。
ＴＳＭＣはまた、ＨＰＣや人工知能（ＡＩ）向けチップにおける機能多様化、処理能力向上などの需要に応じて、20年に第５世代CoWoS技術を発表すると予想されている。
