ニュース
電子
作成日：2008年6月10日_記事番号：T00008026
ＴＳＭＣ、32ナノプロセス対応アーキテクチャ発表
台湾積体電路製造（ＴＳＭＣ）は９日、32ナノメートル製造プロセスおよびそれ以降の最先端プロセス技術を対象とした、新たなＵＤＦＭアーキテクチャを発表した。これにより、32ナノプロセス以降で歩留まり向上や設計コスト削減、製品化と量産までの期間短縮が可能になる。10日付工商時報によると今回の発表は、32ナノプロセス製品の受注準備ができたという表明に当たる。
ＴＳＭＣによると、ＵＤＦＭアーキテクチャは同社が推進する技術革新を目的としたオープン・イノベーション・プラットフォーム（ＴＭ）の重要な構成要素の一部。ＩＣ設計ツールチェーンに、ＴＳＭＣのファクトリーツールチェーンとプロセスモデルをそのままコピーすることにより、顧客のチップ設計者に対し、より詳細なＴＳＭＣ製造データにアクセスできる環境を提供する。
また、同「コピー・エグザクト」手法により、最先端プロセス技術で増加している製造ばらつきを相殺することが可能になり、シミュレーション上のホットスポットと実際の製造ホットスポット間の設計おける相関関係を改善し、デザインエコシステムに精度もタイムリーに提供できるという。
チップ１種類当たりの設計コストは、90ナノプロセス以降の世代に入り大きく上昇している。90ナノでは2,000万米ドルだったが、65ナノでは4,500万米ドルに、45および32ナノでは7,500万米ドル以上に上るとみられる。
