ニュース
電子
作成日：2009年7月23日_記事番号：T00016808
ＴＳＭＣ、28ナノ対応の新設計フロー発表
台湾積体電路製造（ＴＳＭＣ）は22日、28ナノメートル製造プロセスに対応した半導体設計フローの最新版「リファレンス・フロー10.0」を発表した。設計の精度を高めるとともに、歩留まり率の改善が期待されるという。23日付工商時報が伝えた。
この最新版フローは設計作業を自動化し支援するためのＥＤＡツールの実用化を促進する「オープン・イノベーション・プラットフォーム」の重要な共同コンポーネントの一つで、28ナノプロセスの設計における問題を解決し、システム・イン・パッケージ設計の応用を促すものだ。
このフローの特徴としては、設計データが設計規則に違反していないかを検証するためのデザインルールチェック（ＤＲＣ）や、作成したパターンが回路図と一致しているかを検証するプログラムのＬＶＳなどを導入していることだ。またＴＳＭＣは、ＥＤＡパートナーの配置配線ツールの28ナノプロセスへの適合に早い段階から共同で取り組んだという。
