経済産業省は31日、ファウンドリー最大手、台湾積体電路製造（ＴＳＭＣ）が茨城県つくば市にプロセスラインを構築し、高性能計算（ＨＰＣ）向け３次元（３Ｄ）実装技術を研究開発（Ｒ＆Ｄ）する計画を支援すると発表した。実施者は、ＴＳＭＣジャパン３ＤＩＣ研究開発センター。イビデン、信越化学工業など20社以上の材料メーカー、製造装置メーカー、大学・研究機関が参画する。
１日付工商時報などによると、日本側が総事業費約370億円の約半分を拠出する。経済日報によると、2021年夏に完成し、22年に研究開発を開始する予定だ。
経済産業省は、高性能計算などの実現には、半導体デバイスのさらなる集積化・高性能化を可能とする３Ｄパッケージング（封止）技術の開発が不可欠と説明した。
ＴＳＭＣは31日、日本政府の支援に感謝を示すと同時に、日本のパートナーとともに、半導体技術発展を推進すると表明した。
